PCB阻抗设计与电源完整性
- 文件介绍:
- 该文件为 docx 格式,下载需要 5 积分
- PCB阻抗设计与电源完整性
PCB阻抗设计与电源完整性
现代IC 工艺已进入深亚微米(0. 1~0. 01μm) 阶段,数字信号上升/下降沿为亚纳秒(1~0. 1 ns) 量级,使高速数字系统设计面临巨大挑战。IC 尺寸越来越小, 偏置电压和电源电压越来越低,时钟频率不断上升,微处理器和专用芯片集成的功能越来越多,消耗的功率也越来越大,这对电源分配网络的设计提出了更高的要求。电源分配网络的一种设计方法是目标阻抗法:首先根据系统要求,确定目标阻抗,然后设计电源分配网络的阻抗,使其在一定的频率范围内低于目标阻抗,如图1所示。
图1 目标阻抗
那么如何确定目标阻抗呢?如果工作电压和功率给定,平均电流可以利用欧姆定律来计算。假设电源的电压只允许在一定的范围内波动(如5%),那么我们可以算出电源分配系统(PDS)的目标阻抗:
例如,某FPGA芯片在0.2ns的上升沿吸入2A的电流,此时电源电压会暂时降低(压降),而地平面电压会暂时被拉高(地弹)。由于电流的瞬变值为2A,电压的瞬变值由V=Z×I来决定,Z是从芯片端视出的阻抗,因此,为了避免电压的尖峰波动,在从直流到信号带宽的频率范围内,Z值必须低于某一门限值,如图2所示。...